編輯“高速緩沖存儲(chǔ)器”（章節(jié)）

==Cache原理==
*高速緩沖存儲(chǔ)器通常由高速存儲(chǔ)器、[[聯(lián)想]][[存儲(chǔ)器]]、替換邏輯電路和相應(yīng)的控制線路組成。在有高速緩沖存儲(chǔ)器的計(jì)算機(jī)系統(tǒng)中，中央處理器存取主存儲(chǔ)器的地址劃分為行號(hào)、列號(hào)和組內(nèi)地址三個(gè)字段。于是，主存儲(chǔ)器就在邏輯上劃分為若干行；每行劃分為若干的存儲(chǔ)單元組；每組包含幾個(gè)或幾十個(gè)字。高速存儲(chǔ)器也相應(yīng)地劃分為行和列的存儲(chǔ)單元組。二者的列數(shù)相同，組的大小也相同，但高速存儲(chǔ)器的行數(shù)卻比主存儲(chǔ)器的行數(shù)少得多。 　
*聯(lián)想存儲(chǔ)器用于地址聯(lián)想，有與高速存儲(chǔ)器相同行數(shù)和列數(shù)的存儲(chǔ)單元。當(dāng)主存儲(chǔ)器某一列某一行存儲(chǔ)單元組調(diào)入高速存儲(chǔ)器同一列某一空著的存儲(chǔ)單元組時(shí)，與聯(lián)想存儲(chǔ)器對(duì)應(yīng)位置的存儲(chǔ)單元就記錄調(diào)入的存儲(chǔ)單元組在主存儲(chǔ)器中的行號(hào)。 　　
*當(dāng)中央處理器存取主存儲(chǔ)器時(shí)，硬件首先自動(dòng)對(duì)存取地址的列號(hào)字段進(jìn)行譯碼，以便將聯(lián)想存儲(chǔ)器該列的全部行號(hào)與存取主存儲(chǔ)器地址的行號(hào)字段進(jìn)行比較：若有相同的，表明要存取的主存儲(chǔ)器單元已在高速存儲(chǔ)器中，稱為命中，硬件就將存取主存儲(chǔ)器的地址映射為高速存儲(chǔ)器的地址并執(zhí)行存取操作；若都不相同，表明該單元不在高速存儲(chǔ)器中，稱為脫靶，硬件將執(zhí)行存取主存儲(chǔ)器操作并自動(dòng)將該單元所在的那一主存儲(chǔ)器單元組調(diào)入高速存儲(chǔ)器相同列中空著的存儲(chǔ)單元組中，同時(shí)將該組在主存儲(chǔ)器中的行號(hào)存入聯(lián)想存儲(chǔ)器對(duì)應(yīng)位置的單元內(nèi)。 　　
*當(dāng)出現(xiàn)脫靶而高速存儲(chǔ)器對(duì)應(yīng)列中沒有空的位置時(shí)，便淘汰該列中的某一組以騰出位置存放新調(diào)入的組，這稱為替換。確定替換的規(guī)則叫替換算法，常用的替換算法有:最近最少使用法（LRU）、先進(jìn)先出法（FIFO）和隨機(jī)法（RAND）等。替換邏輯電路就是執(zhí)行這個(gè)功能的。另外，當(dāng)執(zhí)行寫主存儲(chǔ)器操作時(shí)，為保持主存儲(chǔ)器和高速存儲(chǔ)器內(nèi)容的一致性，對(duì)命中和脫靶須分別處理： 　
**寫操作命中時(shí)，可采用寫直達(dá)法（即同時(shí)寫入主存儲(chǔ)器和高速存儲(chǔ)器）或?qū)懟胤ǎ粗粚懭敫咚俅鎯?chǔ)器并標(biāo)記該組修改過。淘汰該組時(shí)須將內(nèi)容寫回主存儲(chǔ)器）； 　　
**寫操作脫靶時(shí)，可采用寫分配法（即寫入主存儲(chǔ)器并將該組調(diào)入高速存儲(chǔ)器）或?qū)懖环峙浞ǎ粗粚懭胫鞔鎯?chǔ)器但不將該組調(diào)入高速存儲(chǔ)器）。高速緩沖存儲(chǔ)器的性能常用命中率來衡量。影響命中率的因素是高速存儲(chǔ)器的容量、存儲(chǔ)單元組的大小、組數(shù)多少、地址聯(lián)想比較方法、替換算法、寫操作處理方法和程序特性等。